2026年9月下旬，随着多模态大模型参数规模突破十万亿级，AI训练与推理对算力的需求呈指数级增长。传统冯·诺依曼架构下的芯片能效比逐渐逼近物理极限，存算一体与Chiplet（芯粒）技术成为半导体行业突破瓶颈的关键路径。近期，多家芯片设计公司及科研机构接连发布新一代AI芯片架构方案，产业界与资本市场的关注度持续升温。
存算一体从实验室走向规模化商用
存算一体技术通过将计算单元与存储单元深度融合，大幅减少数据搬运带来的功耗与延迟。据业内人士透露，2026年第三季度，国内多家初创企业已实现基于忆阻器（ReRAM）和静态随机存取存储器（SRAM）的存算一体芯片量产，主要面向边缘侧AI推理场景。某头部厂商发布的最新款存算一体芯片，在典型视觉识别任务中能效比较上一代提升约8倍，时延降低至原来的五分之一。
与此同时，国际半导体巨头也在加速布局。分析师指出，存算一体技术正从低功耗边缘设备向数据中心推理卡延伸，预计2027年全球市场规模将突破120亿美元。不过，该技术仍面临工艺一致性、编程工具链不完善等挑战，生态建设尚需时日。
Chiplet生态加速成熟，国产供应链迎来机遇
在先进制程逼近2纳米节点的背景下，Chiplet技术凭借异构集成、良率优化和成本可控等优势，成为延续摩尔定律的重要方向。2026年9月，多家国内封测企业宣布其2.5D/3D先进封装产线通过客户验证，可支持多颗芯粒的高密度互连。政策层面，相关部门近期发布的集成电路产业高质量发展指导意见中，明确将Chiplet与先进封装列为重点支持方向。
业内人士表示，Chiplet模式降低了对单一先进制程的依赖，为国产芯片设计企业提供了弯道超车的可能。目前，已有服务器CPU、AI加速卡和自动驾驶芯片采用Chiplet方案实现量产。随着UCIe（通用芯粒互连标准）生态的完善，跨厂商芯粒互操作有望在2027年取得实质性进展。
综合来看，存算一体与Chiplet分别从计算范式和集成方式两个维度推动芯片架构革新。在AI大模型持续演进的牵引下，半导体产业正从单纯追求制程微缩转向架构创新与系统级优化。对于投资者和产业观察者而言，关注底层技术突破与生态协同进展，将比追逐短期概念更具长期价值。
